ESP32
技术参考手册
版本4.7
乐鑫信息科技
版权©2022
关于本手册
《ESP32技术参考手册》的目标读者体是使用ESP32芯片的应用开发工程师。本手册提供了关于ESP
芯片的管脚描述、电气特性和封装信息等可以从《ESP32技术规格书》获取。
文档版本
请至乐鑫www.espressif/zh-hans/support/download/documents下载最新版本文档。
修订历史
请至文档最后页查看修订历史。
文档变更通知
用户可以通过乐鑫订阅页面www.espressif/zh-hans/subscribe订阅技术文档变更的通
知。
证书下载
用户可以通过乐鑫证书下载页面www.espressif/zh-hans/certificates下载产品证书。
目录
1系统和存储器24 1.1概述24 1.2主要特性24 1.3功能描述26
1.3.1地址映射26
1.3.2片上存储器26
1.3.
2.1Internal ROM027
1.3.
2.2Internal ROM127
1.3.汽车esp
2.3Internal SRAM027
1.3.
2.4Internal SRAM128
1.3.
2.5Internal SRAM228
1.3.
2.6DMA28
1.3.
2.7RTC FAST Memory29
1.3.
2.8RTC SLOW Memory29
1.3.3片外存储器29
1.3.4Cache29
1.3.5外设30
1.3.5.1不对称PID Controller外设32
1.3.5.2不连续外设地址范围32
1.3.5.3存储器速度32 2中断矩阵(INTERRUPT)33
2.1概述33 2.2主要特性33 2.3功能描述33
2.3.1外部中断源33
2.3.2CPU中断36
2.3.3分配外部中断源至CPU外部中断36
2.3.4屏蔽CPU的NMI类型中断37
2.3.5查询外部中断源当前的中断状态37 3复位和时钟38 3.1System复位38
3.1.1概述38
3.1.2复位源38 3.2系统时钟39
3.2.1概述39
3.2.2时钟源40
3.2.3CPU时钟40
3.2.4外设时钟41
3.2.
4.1APB_CLK源41
3.2.
4.2REF_TICK源41
3.2.
4.3LEDC_SCLK源42
3.2.
4.4APLL_SCLK源42
3.2.
4.5PLL_D2_CLK源42
3.2.
4.6时钟源注意事项42
3.2.5Wi-Fi BT时钟42
3.2.6RTC时钟42
3.2.7音频PLL43 4IO_MUX和GPIO交换矩阵(GPIO,IO_MUX)44
4.1概述44 4.2通过GPIO交换矩阵的外设输入45
4.2.1概述45
4.2.2功能描述45
4.2.3简单GPIO输入46 4.3通过GPIO交换矩阵的外设输出46
4.3.1概述46
4.3.2功能描述46
4.3.3简单GPIO输出47 4.4IO_MUX的直接I/O功能48
4.4.1概述48
4.4.2功能描述48 4.5RTC IO_MUX的低功耗和模拟I/O功能48
4.5.1概述48
4.5.2功能描述48 4.6Light-sleep模式管脚功能48 4.7Pad Hold特性49 4.8I/O Pad供电49
4.8.1VDD_SDIO电源域50 4.9外设信号列表50 4.10IO_MUX Pad列表55 4.11RTC_MUX管脚清单56 4.12寄存器列表57
4.12.1GPIO交换矩阵寄存器列表57
4.12.2IO MUX寄存器列表58
4.12.3RTC IO MUX寄存器列表59 4.13寄存器61
4.13.1GPIO交换矩阵寄存器61
4.13.2IO MUX寄存器69
4.13.3RTC IO MUX寄存器70 5DPort寄存器82
5.1概述82 5.2主要特性82 5.3功能描述82
5.3.1系统和存储器寄存器82
5.3.2复位和时钟寄存器82
5.3.3中断矩阵寄存器82
5.3.4DMA寄存器82
5.3.5MPU/MMU寄存器82
5.3.6APP_CPU控制器寄存器82
5.3.7外设时钟门控和复位83 5.4寄存器列表84 5.5寄存器91
6DMA控制器(DMA)107 6.1概述107 6.2特性107 6.3功能描述107
6.3.1DMA引擎的架构107
6.3.2链表108 6.4UART DMA(UDMA)控制器108 6.5SPI DMA控制器110 6.6I2S DMA控制器111
7SPI控制器(SPI)112 7.1概述112 7.2SPI特征112 7.3GP-SPI接口113
7.3.1GP-SPI四线全双工模式113
7.3.2GP-SPI四线半双工模式114
7.3.3GP-SPI三线半双工模式114
7.3.4GP-SPI数据缓存115 7.4GP-SPI时钟控制115
7.4.1GP-SPI时钟极性和时钟相位115
7.4.2GP-SPI时序116 7.5并行QSPI接口117
7.5.1并行QSPI接口通信格式117 7.6GP-SPI中断硬件118
7.6.1SPI中断118
7.6.2DMA中断118 7.7寄存器列表119 7.8寄存器121
8SDIO从机控制器142 8.1概述142 8.2主要特性142 8.3功能描述142
8.3.1SDIO Slave功能块图142
8.3.2SDIO总线上的数据发送和接收142
8.3.3寄存器访问143
8.3.4DMA143
8.3.5包的发送和接收流程144
发布评论